SK海力士对三星对美光…HBM4霸权之争取决于封装与量产能力

围绕全球HBM4霸权，SK海力士、三星电子与美光展开激烈竞争。/ 图片由Gemini生成

全球AI存储市场迅速升温。随着第四代高带宽存储器（HBM，High Bandwidth Memory，通过将多颗DRAM垂直堆叠以实现超高速数据传输的存储技术）竞争全面展开，SK海力士、三星电子、美光三强格局逐渐固化。随着NVIDIA正在准备的下一代GPU“Rubin”需求预计激增，谁能率先 확보稳定供应链将成为关键变量。

HBM采用最多16层DRAM垂直堆叠，并通过TSV（Through Silicon Via，贯穿硅片的微细电极）连接的三维结构。通过在硅中介层上以2.5D封装方式与GPU结合，可缩短数据传输距离，大幅提升带宽并降低功耗。现有HBM3E实现1024个I/O、最高9.6Gbps传输速率，以及1.2TB/s带宽。HBM4则将I/O数量翻倍至2048，目标为每引脚11.7～13Gbps速度、每堆叠2.9～3.3TB/s带宽。

JEDEC标准为8Gbps，但主要厂商将目标提升至12Gbps以上。在12～16层堆叠（24～48GB容量）区间，散热管理与良率成为核心变量。位于堆叠底部的基础控制芯片（Base Die）转向TSMC 12FFC（12纳米级FinFET工艺）或4纳米逻辑工艺，电源效率提升约40%。同时采用DRFM（Directed Refresh Management，选择性刷新特定存储单元以防止错误）技术，加强对RowHammer（通过反复访问导致相邻单元数据扰动的攻击）的防护能力。

SK하이닉스의 HBM4 모습 / 사진 SK하이닉스

SK hynix表示已率先完成HBM4开发。继2025年9月首次发布后，又在2026年1月于拉斯维加斯举行的CES 2026公开16层48GB产品，规格为11.7Gbps、2048 I/O、2.9TB/s。通过结合1b纳米（10纳米级第五代微细工艺）DRAM与TSMC封装技术，目标供应NVIDIA“Rubin”。在HBM3E市场占有率达60%以上的基础上，预计2026年下半年量产后有望扩大至70%，但产能仍是变量。

삼성전자의 HBM4 제품 모습 / 사진 삼성전자

Samsung Electronics宣布率先实现HBM4商用出货，提出“先发出货”战略。产品支持11.7Gbps稳定速度、最高13Gbps以及每堆叠3.3TB/s带宽。采用4纳米逻辑基础芯片，使功耗降低40%，散热性能提升30%。产品线涵盖12层24～36GB至16层48GB。其优势包括依托晶圆代工与HBM专用先进封装实验室实现定制化供应，并获得NVIDIA认证；同时通过优化TSV结构与应用1c纳米（11纳米级第六代工艺）DRAM实现差异化。

마이크론의 HBM4 소개 이미지 / 사진 마이크론

Micron Technology强调效率与价格竞争力。在HBM3E 12层产品中验证电源效率后，HBM4目标为超过2TB/s带宽和11Gbps以上速度。公司建立月产1.5万片晶圆产能，并加强与TSMC合作，提高美国生产比重。虽在高层堆叠技术方面被评价稍显落后，但通过提升良率稳定性与能效争取细分市场。不过在NVIDIA供应竞争中，相较三星电子与SK海力士仍处于不利位置。

HBM4竞争的核心在于具体技术规格。随着I/O扩大至2048位，PHY（物理层电路）面积增至15平方毫米，功耗升至9W，但整体效率提升1.7倍，面积效率提升1.8倍。尽管NVIDIA“Rubin”规格上调至11Gbps以上，量产时间略延至第一季度末，但市场规模预计将超过200亿美元。

市场研究机构TrendForce分析指出，为满足Rubin平台的庞大需求，NVIDIA很可能同时采用三家厂商的HBM4产品。最终胜负关键在于基于TSMC CoWoS（Chip on Wafer on Substrate，先进2.5D封装技术）的封装稳定性与供应能力。